Butterworth filter

[robocon]

Chào các bạn. Có bạn nào thiết kế mạch lọc Butterworth chưa? Chia sẻ kinh nghiệm cho mình với. Mình đang tìm hiểu mà chưa biết các bước thiết kế nó như thế nào cả. Thank cả nhà.

--------------------------------------------------------------------------------
Xem bài viết cùng chuyên mục:

• làm sao biết tụ điện còn sống hay chết.
• mạch chỉnh lưu 220v AC sang 12v DC
• Sách chọn lọc về Điều khiển, Điện tử công suất, Truyền động điện (tiếng Anh)
• giúp em với mạch khuyếch đại công suất.
• Máy biến áp xung
• Giúp đỡ mạch khuếch đại xung điều khiển thyristor
• hỏi về khởi động mềm
• Cho hỏi về SOLID STATE RELAY
• Giúp đỡ em về mạch nghịch lưu DC 12V sang AC 220V (có sơ đồ)
• mạch nạp ăc quy
• mạch chỉnh lưu cầu 3 pha không điều khiển
• Cách ly quang
• mình cần giúp về đồ án điện tử công suất
• cách điều khiển Thyristor.- bài mô phỏng mạch chỉnh lưu cầu 1 pha dùng Thyristor
• Nguyên lý máy hàn (tôi) cao tần.

[quocthai]

Nó cũng là mạch lọc bình thường thôi, nhưng độ dốc tại điểm cắt khác nhau thì tên gọi khác nhau. Chủ yếu là tỷ số giữa các trở kháng (R, Xc, XL) khác nhau sẽ có tên gọi khác nhau.

QT không thuộc hết các tỷ số đó, nhưng nó có một bảng tra, bây giờ không nhớ ở sách nào. Pác nào có bảng tra đó up lên cho mọi người xem với.

[robocon]

Nhân tiện cho mình hỏi luôn trong quá trình thiết kế một số tài liệu có nói số lượng Tap. Tap ở đây là gì? Có ý nghĩa như thế nào với bộ lọc. Tại sao tần số trích mẫu phải lớn hơn gấp 2 lần tần số cắt. Thanks

[quocthai]

Thường, tần số cắt là tần số mà độ lợi là -3 dB (suy giảm tín hiệu còn 1/√ 2). Tùy theo số bậc của bộ lọc, tùy theo cách tính toán của bộ lọc mà ở các tần số = 2 tần số cắt, 1/2 tần số cắt nó sẽ có các hệ số độ lợi khác nhau. Từ đó đưa ra độ chọn lọc khác nhau.

Riêng với số bậc của bộ lọc thì sẽ làm thay đổi độ dốc của đường cong. Số bậc càng cao thì độ dốc càng lớn. Thí dụ như bộ lọc 1 bậc sẽ có độ dốc 6 dB/octave. Bộ lọc bậc 2 có độ dốc 12 dB/octave. (1 octave, tức 1 quãng tám, ứng với tần số tăng gấp đôi, hoặc giảm còn một nửa).

Một số tài liệu lại không dùng độ dốc dB/octave, mà dùng dB/decade. Thí dụ bộ lọc bậc 1 có độ dốc 20 dB/decade.

Gởi bạn tài liệu về mạch lọc tích cực sử dụng opamp. QT chưa đọc kỹ, chỉ đọc sơ lược. Nó có các bộ lọc thông thượng, thông hạ, thông băng, cấm băng... Mỗi loại bộ lọc đều có một phần hướng dẫn thiết kế riêng.

Phần cuối là các bảng so sánh các giá trị khác nhau giữa 3 loại bộ lọc là Butterworth, Bessel và Tschevbyscheff.

En nó đây pác:

http://www.data.webdien.com/free/dow...5849fa3d3dadd9

[robocon]

Nó cũng là mạch lọc bình thường thôi, nhưng độ dốc tại điểm cắt khác nhau thì tên gọi khác nhau. Chủ yếu là tỷ số giữa các trở kháng (R, Xc, XL) khác nhau sẽ có tên gọi khác nhau.

QT không thuộc hết các tỷ số đó, nhưng nó có một bảng tra, bây giờ không nhớ ở sách nào. Pác nào có bảng tra đó up lên cho mọi người xem với.

Ý bạn QT nói bảng tra này đúng không?

Mình không được học về bộ lọc này nên có rất nhiều câu hỏi mong các bạn trả lời giúp.
Mình đọc một số sách thì thấy trình tự thiết kế mạch lọc như sau:
1. Chọn bậc cho bộ lọc
2. Tra bảng trên tìm mẫu của bộ lọc với Wc=1
3. Thay s=s/Wc (với Wc là tần số cắt mong muốn)
Vd:
Thiết kế mạch lọc có bậc N=2, Wc=900
1. N=2
2. Với Wc=1 thì bộ lọc có dạng 1/(s^2 + 1.4142s + 1)
3. Suy ra H(s) = 1/(s/900)^2+1.4142(s/900) + 1)
Câu hỏi mình đặt ra là:
1. Trình tự thiết kế như trên đã đúng chưa?
2. Mình thấy có hai lệnh để chuyển qua rời rạc là c2d và bilinear (matlab) vậy hai lệnh này khác nhau gì về độ chính xác của hàm rời rạc? Của kết quả sau khi lọc?
Thnks

[quocthai]

Ý bạn QT nói bảng tra này đúng không?

Mình không được học về bộ lọc này nên có rất nhiều câu hỏi mong các bạn trả lời giúp.
Mình đọc một số sách thì thấy trình tự thiết kế mạch lọc như sau:
1. Chọn bậc cho bộ lọc
2. Tra bảng trên tìm mẫu của bộ lọc với Wc=1
3. Thay s=s/Wc (với Wc là tần số cắt mong muốn)
Vd:
Thiết kế mạch lọc có bậc N=2, Wc=900
1. N=2
2. Với Wc=1 thì bộ lọc có dạng 1/(s^2 + 1.4142s + 1)
3. Suy ra H(s) = 1/(s/900)^2+1.4142(s/900) + 1)
Câu hỏi mình đặt ra là:
1. Trình tự thiết kế như trên đã đúng chưa?
2. Mình thấy có hai lệnh để chuyển qua rời rạc là c2d và bilinear (matlab) vậy hai lệnh này khác nhau gì về độ chính xác của hàm rời rạc? Của kết quả sau khi lọc?
Thnks

Hehe, bạn học cao quá, QT chịu chẳng trả lời được.

[robocon]

^_^ cao gì bạn. Ý bạn nói thế là thế nào? Vì thông tin trên web bây giờ loạn xì ngầu nên không biết có tin tưởng được không vì vậy mới đặt câu hỏi để những ai làm rồi thì cho ý kiến xem đúng hay sai.

[baohuy_pla]

^_^ cao gì bạn. Ý bạn nói thế là thế nào? Vì thông tin trên web bây giờ loạn xì ngầu nên không biết có tin tưởng được không vì vậy mới đặt câu hỏi để những ai làm rồi thì cho ý kiến xem đúng hay sai.

Bác Cuốc có kinh nghiệm về thiết kế các mạch tương tự, bác ấy sẽ giúp được bạn nhiều kiến thức về lĩnh vực này.

Nhưng nếu bạn muốn thiết kế từ các hàm truyền, hay thiết kế trên miền số (đoán thế vì bạn hỏi lệnh c2d và bilinear) thì chắc là bác ấy không biết. (Còn nếu bác Cuốc biết mà hổng thèm nói thì đừng mắng BH nha).

[robocon]

Thường, tần số cắt là tần số mà độ lợi là -3 dB (suy giảm tín hiệu còn 1/√ 2). Tùy theo số bậc của bộ lọc, tùy theo cách tính toán của bộ lọc mà ở các tần số = 2 tần số cắt, 1/2 tần số cắt nó sẽ có các hệ số độ lợi khác nhau. Từ đó đưa ra độ chọn lọc khác nhau.

Riêng với số bậc của bộ lọc thì sẽ làm thay đổi độ dốc của đường cong. Số bậc càng cao thì độ dốc càng lớn. Thí dụ như bộ lọc 1 bậc sẽ có độ dốc 6 dB/octave. Bộ lọc bậc 2 có độ dốc 12 dB/octave. (1 octave, tức 1 quãng tám, ứng với tần số tăng gấp đôi, hoặc giảm còn một nửa).

Một số tài liệu lại không dùng độ dốc dB/octave, mà dùng dB/decade. Thí dụ bộ lọc bậc 1 có độ dốc 20 dB/decade.

Gởi bạn tài liệu về mạch lọc tích cực sử dụng opamp. QT chưa đọc kỹ, chỉ đọc sơ lược. Nó có các bộ lọc thông thượng, thông hạ, thông băng, cấm băng... Mỗi loại bộ lọc đều có một phần hướng dẫn thiết kế riêng.

Phần cuối là các bảng so sánh các giá trị khác nhau giữa 3 loại bộ lọc là Butterworth, Bessel và Tschevbyscheff.

En nó đây pác:

http://www.data.webdien.com/free/dow...5849fa3d3dadd9

Hic. Sao hôm nay mới thấy bài này hiện lên vậy? Thanks bác QT nhé. Chỗ nào không hiểu mình sẽ hỏi tiếp hihi
+++---o0o---+++

Bác Cuốc có kinh nghiệm về thiết kế các mạch tương tự, bác ấy sẽ giúp được bạn nhiều kiến thức về lĩnh vực này.

Nhưng nếu bạn muốn thiết kế từ các hàm truyền, hay thiết kế trên miền số (đoán thế vì bạn hỏi lệnh c2d và bilinear) thì chắc là bác ấy không biết. (Còn nếu bác Cuốc biết mà hổng thèm nói thì đừng mắng BH nha).

Tại vì mình thiết kế = phần mềm nên phải chuyển qua rời rạc thì mới lập trình được.
Sau khi thiết kế xong sẽ dùng lệnh c2d hoặc bilinear để chuyển qua rời rạc. Hiện tại mình không rõ là cái nào tốt hơn nên đặt câu hỏi.

[quocthai]

Bác Cuốc có kinh nghiệm về thiết kế các mạch tương tự, bác ấy sẽ giúp được bạn nhiều kiến thức về lĩnh vực này.

Nhưng nếu bạn muốn thiết kế từ các hàm truyền, hay thiết kế trên miền số (đoán thế vì bạn hỏi lệnh c2d và bilinear) thì chắc là bác ấy không biết. (Còn nếu bác Cuốc biết mà hổng thèm nói thì đừng mắng BH nha).

Hee, không biết thật, pác ơi. QT đi học sớm hơn các pác. Thời đó không được học nhiều như các pác bây giờ. Sau này lười, chẳng cập nhật thêm. Đã thế, thời gian nó cứ xóa dần bộ nhớ của mình đi. Vì thế có rất nhiều thứ các pác biết, mà QT cứ ù ù cạc cạc.